디일렉에서 진행한 김학성교수님과의 인터뷰영상 : https://youtu.be/wWdh4MG5YEg

1. 행사명 : 2021 반도체 EUV 생태계 빅 트렌드 릴레이 컨퍼런스

2. 주최‧주관 : 전자부품 전문미디어 디일렉(www.thelec.kr), EUV-IUCC

3. 일시 : 2021년 12월 23일(목)~ 순차

4. 장소 : 디일렉 웨비나 플랫폼 및 유튜브 채널

<자막 원문>

인터뷰 진행: 이수환 기자

출연: 한양대학교 김학성 교수



-안녕하세요. 디일렉 이수환입니다. 오늘은 한양대학교 김학성 교수님과 함께 반도체 패키징에 대해서 알아보도록 하겠습니다. 일단 저희가 이달 23일부터 한양대학교 EUV-IUCC와 함께 온라인 콘퍼런스를 진행하게 되는데요. 그와 관련해서 첫 번째로 김학성 교수님을 모시게 됐습니다. 김교수님 안녕하십니까?



“안녕하세요.”



-패키징 전문가라고 제가 얘기를 들었습니다. 근데 보통 저희가 패키징이라고 하면 반도체가 크게 전공정이 있고 후공정이 있고 후공정이 간판적인 걸로 많이 부각되는데 최근 패키징에 관한 관심이 꽤 많은 거 같습니다. 어떤 거 때문에 그런가요?



“제 생각에는 두 가지 정도 이슈가 있는 거 같아요. 하나는 반도체 전공정 웨이퍼 단에서 트랜지스터 집적화를 하는데 아무래도 거의 한계가 나오는 거 아니냐? 이런 화두가 있고요. 그래서 그러므로 인해서 어떤 칩들 여러 개를 조각조각 모아서 더 많은 에너지 메모리 용량을 구현하는 것을 하나의 패키지로 만들어야 한다는 이슈가 부각돼서 결국 전공정 미세화의 한계 때문에 패키징이 부각되고 있다. 하나의 이슈가 있고요. 그다음에 웨어러블 디바이스. 아시겠지만, 폴더블폰도 나오고 그다음에 스마트 워치 이런 것들이 계속해서 제품들이 나오다 보니까 폼팩터(Form Factor, 외형적인 제품 형태)라고 하죠. 아주 집적된 패키지, 아주 좁은 볼륨 안에 다양한 기능을 집어넣어야 하니까 그런 패키지를 개발하기 위한 요소 기술들, 그다음에 패키지 자체의 구조들이 개발 이슈가 되고 있습니다.”



-보통 패키징을 하게 되면 과거에도 이미 수십 년 전에도 패키징이라는 건 존재해왔고 보통 저희가 미세 공정이라 하면 안에 노광이 어떻고 이런 것들을 많이 하게 되는데 과거에도 패키징에 대한 발전의 전반적인 흐름은 있었을 거 아닙니까? 근데 과거에 비교해서 지금 달라진 점들은 어떤 것들이 좀 있나요?



“제가 사실 패키징 회사에 2년 반 정도 근무했기 때문에 과거에 대해서 제가 좀 말씀드릴 수 있어요. 그니까 2006년 정도에 제가 삼성전자 반도체 패키징 사업부 온양에 있는데요. 거기 있을 때만 해도 패키징이 붕어빵 껍데기 아니냐? 붕어빵 속에 있는 앙꼬는 전공정에서 다 해놓고 패키징하시는 분들은 그냥 거기에 껍데기하고 붕어빵 찍듯이. 그래서 기술적으로 약간 난이도가 낮은 기술로 치부가 됐었어요. 그래서 그 당시에 이재용 부회장님이 전무셨을 땐데 온양 공장에 안 왔어요. 몇 년 동안 한 번도 안 오신 경우도 있고 그런데 2016년에 TSMC에 애플 물량을 완전히 넘겨주게 됐죠. 그 주된 원인이 패키징 기술이 있었고 그것 때문에 삼성전자 내부에서도 패키징 기술에 대한 중요성이 부각됐고요. 그 이후로 패키징이 계속해서 더욱더 중요해져서 지금은 온양 사업장도 있고 제가 삼성전자에서 근무했기 때문에 그쪽 얘기만 할 수밖에 없지만, 천안 사업장도 완전히 패키징 라인으로 개조해서 쓰고 있고 그런 일련의 회사 안에서 일어났던 일들이 패키징 중요성이 계속해서 중요해지고 있다. 이걸 반영하고 있다고 보시면 되겠습니다.”



-패키징의 중요성에 대해서 사람들이 인식하고 있는 게 생각보다 그렇게 저변이 넓은 거 같진 않더라고요. 패키징을 하게 됐을 때 극적으로 바뀌는 부분들이 몇 가지가 좀 있습니까?



“네. 아무래도 패키징을 단일 칩만 패키징했을 경우는 그렇게 크게 이슈가 극적으로 바뀌는 게 없다고 보시면 되는데요. 왜냐면 단일 칩의 패키징은 칩의 성능에 의해서 패키징 성능이 좌우되니까요. 근데 이거를 칩을 여러 개 쌓다 보면 극적인 성능 변화가 일어납니다. 예를 들면 최근 어떤 이슈를 제가 한 번 말씀드리면 High Bandwidth Memory(HBM, 고대역 메모리)라는 HBM이 있죠. 그거 같은 경우에는 D램 칩을 8단, HBM3는 12단 이렇게 3D로 적층을 하는데요. 이 적층하는 인터커넥션을 수직으로 연결하고 아주 많은 인터커넥션을 연결하다 보니까 이 칩들이 유기적으로 연결되는 거죠. 그니까 쉽게 말씀드리면 고속도로에서 차가 잘 뚫려도 톨게이트가 좁으면 거기서 병목현상이 일어나서 다 막히지 않습니까? 패키지도 마찬가지로 칩 간의 인터커넥션 개수가 많아지고 즉 톨게이트 수가 많아지고 다 하이패스로 연결되다 보니까 이 시너지 효과가 나는 거에요. 그래서 40개 D램을 HBM, 3D 패키지가 아니라 그냥 PCB에서 연결하면 성능이 나올 것을 3D로 연결하면, 8개 층으로 연결되면 똑같은 성능이 나오고 그런 이슈들이 패키징 안에서 드라마틱하게 일어나는 성능 변화라고 할 수가 있겠습니다.”



-TSV(Through Silicon Via)로 연결하는 거로 제가 알고 있는데 굉장히 고난도 기술이라고 하더라고요.



“네. 맞습니다.”



-수율도 생각보다 많이 나오지 않고 또 이미 상용화됐습니다만, 이미지센서 내의 TSV 기술을 이용해서 센서, ISP, D램을 3단 적층으로 하는 경우도 굉장히 많이 등장하고 있는데 그러면 이런 기술들이 본격적으로 등장하게 된 계기는 교수님 말씀하신 대로 전공정의 미세 공정 한계 때문인데 현재 삼성전자가 TSMC 물량을 넘겨주게 된 것도 패키징 기술이고 지금의 패키징 기술 수준은 과거와 비교해서 어느 정도 레벨까지 올라와 있는 건가요?



“방금 말씀하신 TSV는 사실 80년대에 IBM이나 이런 데서 기개발 됐었습니다.”



-이미 80년도에 개발이 된 거였군요.



“80년도부터 개발돼서 계속해서 신뢰성 이슈를 해결해 나가는 과정이었는데 시장이 그걸 요구하다 보니까 TSV를 IDM 업체에서 쓸 수밖에 없는 상황이 되니까 수율을 극복하기 위한 노력이 같이 이루어지고 있던 거죠.”



-일종의 양산을 위한 양산 기술이 수반된 거군요?



“그렇죠. 사실 지금 패키징 기술의 극적인 발전은 시장 이슈랑 맞물려 있는데요. 사실은 기존의 기개발됐던 기술들이 이미 있고요. 그걸 시장에서 요구하다 보니까 양산 기술이 같이 접목돼서 급격하게 발전돼서 제품들이 많이 나오고 있고 그래서 시드 기술은 80년대, 90년대에 이미 사람들이 시도하고 있었고요. 그다음에 지금 와서 제품화되면서 시장에 꽃이 핀 거죠. 그래서 패키징하는 저 같은 사람 입장에서는 이게 기술이 사람들이 연구실 랩에서 조금씩 하던 게 시장에서 정말 제품화되는 걸 보는 게 가끔 신기하기도 합니다. 또 여러 가지 기술적인 이슈 중의 하나는 아까 인터커넥션 말씀드렸는데 TSV로 연결을 하는데 기존에는 범프 연결만 했는데 이 범프 연결만 하다 보면 범프끼리 서로 붙어요.”



-범프에 대해서 설명을 좀 해주시죠. 왜 붙는지에 대해서.



“아까 인터커넥션 톨게이트 말씀을 드렸는데 패키지에서 제일 중요한 게 사실 톨게이트 개수를 늘리는 겁니다. 그게 패키징에서 어떻게 보면 아주 중요한 이슈 중 가장 중요한 이슈라고 할 수 있습니다. 근데 웨이퍼 칩 위에다가 솔더볼(Solder Ball), SAC라 그러죠. Sn-Ag-Cu 솔더볼을 쭉 올려서 그걸 인터커넥션. 연결했는데 그러다 보니까 솔더볼이 녹아서 서로 이렇게 녹으면 완전 액체가 돼요. 이 솔더볼 간격이 좁습니다. 점점 좁아지면 붙겠죠.”



-그러면 달라붙으면 문제가 발생할 수 있죠.



“그렇죠. 문제가 발생하죠. 그니까 여기 피치의 한계가 솔더볼에선 있었고 그래서 2000년도 초반 그다음에 90년도 후반 정도에 많은 연구자가 이 칩 위에 있는 패드는 구리거든요. 구리랑 물이랑 직접 연결하면 어떠냐? 그 당시에는 그걸 크레이지하다고 그랬는데 정말로 그게 붙더라. 그런데 문제는 압력을 많이 가하고 온도를 높여야지 붙었는데 그렇지 않고 하이브리드 본딩(Hybrid Bonding)이라 그랬는데 카파 패드와 실리콘 옥사이드나 여러 가지 옥사이드 레이어를 같이 패턴화를 해서 붙이면 잘 붙더라. 그니까 기존의 크레이지한 아이디어가 미드에 의해서 계속해서 발전해서 지금 그거를 ‘엑스페리’라는 업체에서 하이브리드 다이렉트 본딩 인터커넥션, DBI라고 그래서 그걸 가지고 ARM에 CPU 칩을 TSMC에서 카파랑 직접 붙이는 거로 상용화했죠.”



-그런 이면에 여러 가지 일들이 있었군요. 그럼 결국에는 저희가 보통 기사에서도 많이 언급되긴 합니다만, TSMC에 인포 그다음에 웨이퍼 레벨 패키지(wafer level package), WLP 이런 용어들을 많이 쓰는데 제가 보니까 다 본인들이 상표명으로 등록해놓은 기술들이라고요. 이게 어떻게 보면 사실 반도체 업계에서 그런 경우가 자주 있는 건 아닌 거 같은데 이게 B2B 상품이잖아요. 그러다 보니까 본인들이 내세워서 만드는 기술인데 교수님 말씀하신 것처럼 이면에는 ARM의 협력도 뒤에 있었다는 말씀이시군요?



“그렇고요. 아무튼 인터커넥션 하나만 봐도 정말 치열한 접점이 벌어지면서 발전해온 거고 그 와중에 엑스페리와 지트로닉스라는 회사도 인수하게 되고 그걸 가지고 또. 아마 정확하진 않은데 한 번 확인해보세요. SK하이닉스가 세계 최초로 HBM3를 개발했다고 하는데 그 안에도 지금 말씀드렸던 Direct Bonding Interconnection이 다 접목돼 있습니다.”



-그러면 일종의 고급 패키징 기술들인데 그러면 사용하는 여러 가지 후공정에도 일부 노광이 들어갔고 또 소재 장비라고 할까요? 소부장 쪽도 많이 변화가 있을 거 같은데 어떤 변화가 좀 있습니까?



“이 패키징 방금 말씀드렸던 것 TSV나 아니면 인터커넥션이나 WLP나 이런 것들이 사실은 IDM 업체 안에서 다 해결할 수가 없어요.”



-처음부터 그게 안 됐던 거군요.



“그래서 사실 이거를 정말로 상품화가 잘 되기 위해선 OSAT(Outsourced Semiconductor Assembly and Test)업체 후공정 패키징하는 업체의 기술들이 같이 올라와야지 되는데 지금 워낙 패키징 쪽 경쟁이 높다 보니까 후공정 업체 중에서도 이러한 새로운 패키징 기술을 상품화해서 자기네들 캐파를 늘리려고 시도하고 있습니다. 특히 시스템 반도체 같은 경우는. 워낙 반도체 종류도 패키징 종류도 많잖아요. 그런데 부가 가치가 높으니까 그냥 기존의 메모리 반도체 패키징만 하던 업체들도 시스템 쪽, 첨단 패키징 쪽 기술 도입을 해서 상품화하겠다는 업체들도 많이 나오고 있고요. 요새 그런 얘기를 해도 되나 모르겠는데 하나마이크론이나 이런 회사들도 원래는 메모리만 주로 했다가 자기네 사업을 다각화하고 있는 거죠. 그리고 또 TSV 공정 하나만 해도 구멍을 뚫어야 하는데 구멍을 예전에는 Reactive Ion Etching이라고 해서 플라즈마 공정을 뚫었는데 그거를 레이저로 뚫으려 하는 시도도 하고 있고요.”



-그 기술은 현재 접목이 됐습니까?



“지금은 TSV 공정이 두 가지를 다 쓰고 있는 거로 알고 있습니다.”



-두 가지를 다 하이브리드처럼 쓰고 있는 상황이군요?



“하이브리드처럼 쓰고 있고 그다음에 칩이 굉장히 얇아지면 이게 종잇장처럼 굉장히 얇아요. 팔랑팔랑해요. 종잇장부터 했기 때문에 현재 HBM 같은 경우는 웨이퍼를 가공해서 쌓는데 이게 칩을 잘라야 하잖아요.”



-그렇죠. 다 절삭을 해줘야 하죠.



“다 잘라야 하잖아요. 이렇게 종잇장처럼 된 거를 칼날만 갖다 대도 쪼개집니다.”



-주로 디스코어에서 많이 하는 장비들. 다이본딩하는 장비들 말씀하시는 거죠?



“다이본딩하기 전에도 싱귤레이션할 때. 이걸 칩에 다이 싱귤레이션이라고 하는데 이걸 잘라야 하는데 그냥 커터에 갖다 대면 쫙 나가는 거죠. 그니까 정확하게 칩 크랙이 없이 잘라야 하는데 그걸 해결하기 위한 여러 업체의 시도도 있고요. 그걸 해결하기 위한 기술들. 다이싱 기술 중에서도 스텔스 다이싱(Stealth Dicing) 기술도 나오고.”

-스텔스 다이싱은 굉장히 이름이 특이하네요.



“이름이 특이하죠. 스텔스 다이싱이 뭐냐면 레이저를 쓰는데 레이저를 칩의 뒷면을 관통시켜서 웨이퍼 중간 단에다가 크랙을 내는 거에요.”



-그럼 일종의 얇은 거 안에 레이저가 들어가서 중간에서 퍼뜨리게 잘라주는.



“중간에서 탁탁 크랙을 낸 다음에 마지막에 웨이퍼를 당깁니다. 당기면 크랙난 그 길로 갈라져서 칩이 싱귤레이션이 되는 거죠. 예술 같아요. 그걸 보면.”



-적당한 비유인지 모르겠습니다. 유리 자를 때 다이아몬드 커터 칼을 쓰지 않습니까? 자르시는 분들을 제가 봤는데 자르고 톡 건드니까 쪼개지더라고요. 그런 형태로 웨이퍼에 있는 칩을 안에 미세하게 크랙을 둬서 갈라서 각각의 칩을 만드는 작업을 하는 거군요.



“그런 기술들을 현재는 외국 회사에만 입지만, 소부장 업체 중에 그걸 국산화하려는 업체도 있고요.”



-그럼 이렇게 여러 가지 패키징 기술을 접목했을 때 또 하나 주목해야 할 거로 얘기를 들었던 게 발열에 대한 부분들을 얘기 들은 거 같습니다. 그쪽에 대한 이슈들은 많이 있습니까?



“발열 이슈들이 굉장히 커지고 있습니다. 그니까 아까 제가 서두에 칩을 쌓는다고 말씀드렸잖아요. 칩 하나하나가 다 발열체, 다 히터인데 이거를 쌓으면 열이 얼마나 많이 나겠어요.”



-그래서 그 사이사이에 아이디어를 내서 발열을 빨리 해소화 할 수 있는 방법들도 유망하다고 얘기를 들었습니다.



“네. 맞습니다. 발열을 해소하는 기존의 방법들이 예를 들면 칩 위에다가 Thermal Interface Material 바르고 그 위에다가 메탈리드나 아니면 히스프레도를 얹어서 발열을 해결하는 그런 기존의 방법들이 있었는데 TSV 설계할 때도 발열 이슈를 잘 고려해서 설계해야 하고요. 요즘에 가장 진보한 발열 이슈 해결 방법은 리퀴드를 씁니다.”



-액체를요? 보통 반도체 전자부품과의 물은 상극이라고.



“그런데 지금은 어떤 식으로 되냐면 데이터 센터 같은 데서 PCB 위에 반도체를 실장한 다음에 거기에다 스프레이로 폴리머를 입혀요. 아주 얇게. 그걸 그냥 갖다 놓고 액체를 서큘레이션 시키는 겁니다.”

-일종의 방수 처리를 한 거네요?



“그렇죠. 방수 처리를 하고 서큘레이션을 시키면 이게 왜 이슈냐면 아시겠지만, 이 데이터 센터의 열 이슈를 해결할 수 있어서. 하나의 데이터 센터에 하나의 원자력 발전소가 들어간다. 이렇게 얘기하잖아요. 이렇게 Immersion Liquid Cooling이라 하는데 이런 것들이 쓰일 수밖에 없는 시대가 도래할 거로 생각하고 있고요. 그 이유는 패키징 단에서 3D 적층, 그다음에 2.5D Interposer도 마찬가지로 발열이 나지 않을까? 그다음에 칩의 발열 문제 자체도 칩의 트랜지스터 밀도가 높아지면서 더 커지겠죠.”

-과거에 저희가 스마트폰이 나올 때마다 리버스 엔지니어링 하는 업체들에서 사진을 내놓잖아요. 까서 녹이고 까고 보면 과거의 스마트폰들을 보게 되면 PoP, Package-on-Package를 써서 AP 위에 D램이 올라가고 이런 구조로 많이 돼 있었는데 최근에는 패키징 내에서의 우리가 흔히 얘기하는 2.5D 이런 기술들이 많이 쓰이는 거 같습니다. 거기의 현황에 대해서 말씀을 한번 해주시죠.



“TSMC의 InFO 패키지는 2.5D는 아니고 이것도 그냥 하나의 Package-on-Package인데 2.5D 패키지는 그거보다 더 얇죠. 실리콘 기판 안에다가 회로를 이렇게. 그니까 그게 PCB를 대체하는 거죠.”



-아예 주변 PCB를 대체할 방법이군요.



“주변의 PCB를 아예 실리콘 기판으로 대체하는 거죠. 그 위에다가 애플리케이션 프로세서랑 D램이랑 얹어서 하나의 패키지를 구성하는 건데 이렇게 구성하게 되면 더 얇아지기도 하는데 일단 제일 좋은 게 연산 속도가 훨씬 빨라집니다.”



-연산 속도가 빨라지는 거는 서로 간의 칩 간의 간격이 줄어들었기 때문인 건가요? 아니면 통로가 넓어졌기 때문인 건가요?



“회로가 더 미세하게 구현이 돼서 기존의 PCB 회로는 마이크로 단위에요. 아무리 미세하게 해도 30마이크로, 20마이크로 정도밖에 안 되는데 실리콘에다가 새기니까 나노미터 단위잖아요.”



-집적도가 훨씬 높아지는군요.



“네. 집적도가 높아지고 그러므로 인해서 아까 말씀드렸던 톨게이트가 많아지고 도로도 많아지고 그러니까 연산 속도도 훨씬 빨라지고 그렇게 점점 2.5D 패키지가 아마 스마트폰에 이미 들어와 있을 겁니다. 2.5D 패키지도 그렇고 3D 패키지도 이미 우리 사용하는 스마트폰에 아마 아무리 나쁜 스마트폰을 써도 서너 개는 들어가 있지 않을까.”



-기본적으로.



“기본적으로. 좋은 거는 열 개.”



-아까 말씀하신 것처럼 TSMC가 애플 물량을 전량 가져가게 된 원동력도 결국 패키징 때문이었는데 그 덕분이 가장 컸는데 어떻습니까? 교수님 보시기에는 대만 TSMC와 국내 기업 간의 기술 차이라고 할까요? 어느 정도 갭 차이가 있다고 평가를 하시는지요?



“저는 한국 사람이니까 아무래도 우리나라랑 TSMC랑 격차가 없다고 얘기하고 싶지만, 사실은 격차가 존재는 합니다. 존재는 하고 제가 보기에는 언젠간 좁혀질 거에요. 왜냐면 지금 우리나라 회사들도 엄청난 투자를 하고 있어서 패키징에도 그렇고. 요소 기술만 조금씩만 따라잡으면 좁혀질 거로 생각하고요. 그다음에 TSMC와의 기술 격차도 그렇지만, 사실 우리 삼성 같은 경우는 종합 회사잖아요. 삼성에서 스마트폰도 만들고 스마트 워치도 만들고 그런데 TSMC랑 파운드리 업계 입장에서 경쟁하면 애플 사장님이신데 똑같은 거 만드는데 삼성에 주는. 삼성이 경쟁이잖아요. 물론 삼성 사업부 자체가 다르다고 하지만, 그런 면에서 약간 불리한 면이 있죠. 삼성전자 파운드리 사업부가. 그런데 기술적으로 제가 보기엔 하나씩 거의 다 잡아가고 있고 그다음에 미세 공정. 아까 말씀드렸던 전공정에서도 기술력이 삼성이 더 먼저 GAA(Gate All Around) 3나노를 상용화하겠다. 이렇게 발표도 했고 거의 다 따라잡은 거 같은데 우리 업계에 약간 불리한 그런.”



-후공정 쪽에서.



“그렇죠. 그런 것들을 조금만 더 개발하면.”



-요소 기술은 어떤 부분들을 좀 더 개발해야 하는 겁니까?



“아까 말씀드렸던 인터커넥션, 그다음에 패키지를 더 얇게 만들기 위해서 별짓을 다 하거든요.”



-어떤 모듈이 있나요? 소개 좀 해주시죠.



“아까 말씀드렸던 것처럼 아주 얇은 레이어의 칩을 여러 개 쌓기 위한. 그게 사실은 구조를 보면 어떤 분들은 이렇게 말씀하실 수도 있어요. 잘 모르시는 분들은. 그냥 얇게 쌓으면 되는 거 아니냐? 얇게 만드는 게 어려워요. 일단.”



-일단 얇게 만드는 게 어렵다?



“네. 칩을 얇게 만들기가 굉장히 어렵고 얇게 만든 거를 핸들링해서 종이처럼 낭창한 거를 잘 잘랐다고 해도 이걸 어디다 패키지에 올려야 하잖아요.”



-또 올리는 기술도 중요하죠.



“올리는 기술도 중요하고 올린 다음에 칩 간에 연결하는 얼라인 기술도 중요하고. 근데 이런 게 전부 다 소부장 업체에서 맡아서 해결해야 할 일인데 이게 다 같이 올라와야죠. 이런 공정 기술이나 장비 기술이나 이런 것들이 같이 다 올라와야 TSMC랑 우리나라 사업하시는 삼성전자, SK하이닉스가 기술 격차가 줄어드는 거고 사실 TSMC는 어떻게 보면 대만에서 유일하게 대표 기업으로 정부에서 거의 전법적으로 지원하는 기업이라고도 할 수 있잖아요. 그리고 TSMC를 위주로 해서 주변에 OSAT가 엄청나게 강하고 근데 그에 비해서 우리나라 생태계가 거기보다는 덜 성숙해 있는 그런 면들이 있는데 패키징 기술이 계속해서 중요해져서 우리나라도 점점 올라올 거다. 이렇게 생각하고 있습니다.”



-아무래도 우리가 출발이 좀 늦었기 때문에 생태계가 갖춰지는데 다소 시간이 걸린다는 말씀이신 거군요. 알겠습니다. 오늘 한양대학교 김학성 교수님 모시고 반도체 패키징 기술에 대해서 얘기를 해봤습니다. 오늘 교수님 감사합니다.



“고맙습니다.”



출처 : 전자부품 전문 미디어 디일렉(http://www.thelec.kr/news/articleView.html?idxno=15369)